新思科技携手IBM，通过DTCO创新加速后FinFET工艺开发

MOUNTAIN VIEW, Calif., Aug. 15, 2018 -- 新思科技（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）今日宣布与IBM携手，将设计与工艺联合优化 (DTCO，Design Technology Co-Optimization) 应用于针对后FinFET工艺的新一代半导体工艺技术。DTCO通过采用设计指标，在晶圆生产之前的早期探路阶段就能够有效评估并缩小范围选择出新的晶体 管架构、材料和其他工艺技术创新。本次合作将当前新思科技DTCO工具流程扩展到新的晶体管架构和其他技术选项中，帮助IBM为其合作伙伴开发早期工艺设 计套件 (PDK)，让他们能够评估确定IBM先进节点带来的功耗、性能、面积和成本 (PPAC) 优势。

IBM研究院半导体研究副总裁Mukesh Khare博士表示，“要在7nm以下的工艺节点实现最佳的生产能力、功耗、性能、面积和成本优势，就必须探索新的材料和晶体管架构。半导体制造厂面临的 主要挑战是在考虑所有可能的选择时如何及时收敛到最佳的晶体管架构。与新思科技在DTCO方面的合作让我们能够根据从典型构件（如CPU内核）中提取的指 标有效地选择最佳的晶体管架构和工艺选项，从而以更低的成本实现更快的工艺开发。”

在此次合作中，IBM和新思科技正在开发和验证采用Proteus™掩模综合的光刻解析度增强技术，使用QuantumATK进行新材料建模，使用 Sentaurus™TCAD和Process Explorer优化新的晶体管架构，并使用Mystic提取紧凑模型。从这些工艺创新中总结的设计规则和工艺模型可用于设计和表征标准单元库，而在模块 级，基于IC Compiler™II布局与布线、StarRC™提取、SiliconSmart®表征、PrimeTime® signoff和IC Validator物理验证的新思科技物理实现流程采用了Fusion Technology™，对PPAC的评估有明显帮助。

联合开发协议的内容包括：

DTCO从布线能力、功耗、时序和面积等方面对晶体管和单元级设计进行优化。

通过工艺及器件仿真评估和优化新的晶体管架构，包括环绕栅极纳米线和纳米板器件。

针对SPICE仿真、寄生参数提取 (PEX)、库表征和静态时序分析 (STA) 优化变异感知模型，准确地将时序和功耗变化所带来的影响包含到最高可靠性设计中，同时最大限度地减少过度设计，降低设计流程运行时间的开销。

收集门级设计指标以优化模型、库架构和设计流程，从而得到最大限度的PPAC优势。

新思科技首席技术官Antun Domic博士表示，“新思科技开发了业内唯一完整的DTCO解决方案，涵盖了从材料探索到模块级物理实现的整个过程。IBM具有全面的工艺开发和设计专业知识，是将DTCO解决方案扩展到后FinFET工艺技术的理想合作伙伴。”