Synopsys与TSMC共同开发12nm FinFET制程的接口、模拟及基础IP

DesignWare IP可协助高性能移动SoC实现低漏电并缩小芯片面积

新 思科技（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）近日宣布：与台湾集成电路制造股份有限公司（TSMC）共同开发用于TSMC 12FFC制程的DesignWare®接口、模拟及基础IP。通过为TSMC最新的低功耗制程提供更广泛的IP组合，新思科技协助设计人员，灵活运用该 新制程在低漏电及较小面积上的操作优势。新思科技与TSMC在先进制程技术的IP开发上，拥有超过二十年的合作经验，现阶段已开发出可支持7nm制程技术 的强大IP组合。新思科技针对TSMC 12FFC制程开发的DesignWare® IP，能让设计人员加速进行SoC的开发，其内容包含逻辑库（logic libraries）、嵌入式内存、嵌入式测试及修复、USB 3.1/3.0/2.0、USB-C 3.1/显示器端口1.3、DDR4/3、LPDDR4X、PCI Express® 4.0/3.1/2.1、SATA 6G、HDMI 2.0、MIPI M-PHY和D-PHY以及数据转换器IP。

TSMC设计基础架构营销事业部资深经理Suk Lee表示：“多年以来，TSMC与新思科技在TSMC先进FinFET制程方面，共同为设计人员提供最高质量的IP全方面组合。而在最新的TSMC 12FFC制程上，新思科技开发的IP解决方案也可有效协助设计人员改善SoC漏电状况，同时降低整体成本。”

新思科技IP营销副总裁John Koeter指出：“随着芯片设计不断加入更多精密的功能，我们的客户需要在SoC性能、功耗及面积方面提出更严格的要求。我们与TSMC紧密合作，针对 TSMC 12FFC制程共同开发了大量IP，确保设计人员能及时获得最高质量的IP解决方案，以达成设计目标，加快产品上市。”

上市日程

用於台積公司12FFC製程的DesignWare IP (包含USB 2.0/3.0/3.1/Type-C、顯示連接埠、PCI Express 4.0/3.0/2.0、SATA 6G、MIPI D-PHY/M-PHY、25G 乙太網路、HDMI 2.0、DDR4/3 和LPDDR4X以及12位元資料轉換器)預計於今年第三季上市。 用于TSMC 12FFC制程的DesignWare IP（包含USB 2.0/3.0/3.1/Type-C、显示端口、PCI Express 4.0/3.0/2.0、SATA 6G、MIPI D-PHY/M-PHY、25G以太网、HDMI 2.0、DDR4/3和LPDDR4X以及12位数据转换器）预计于今年第三季上市。

关于 DesignWare IP

新思科技是一家专为SoC设计提供优质、经硅晶验证IP解决方案的领导厂商。其广泛的DesignWare IP组合阵容，包括由控制器、PHY、下一代验证 IP、模拟IP、嵌入式内存、逻辑库、处理器解决方案以及次系统组成的接口IP解决方案。为加速原型设计、软件开发、将IP整合至SoC，新思科技的IP 套件式解决方案（IP Accelerated Initiative）提供IP 原型建造套件、IP软件开发工具组和定制化的 IP子系统。新思科技在IP质量、广泛的技术支持、强健的IP开发技术上，协助设计人员一方面降低整合的难度，一方面加速产品的上市时间。有关 DesignWare IP的详情，请参考 http://www.synopsys.com/designware。

关于Synopsys

新思科技（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）是各家创新公司在从芯片（Silicon）到软件（Software™）等多个领域内的合作伙伴，这些公司开 发了我们每天所依赖的电子产品和软件应用。作为世界第15大软件公司，Synopsys长期以来一直是电子设计自动化（EDA）和半导体IP领域内的全球 领导者，其在软件质量和安全解决方案领域内的领导力也正在提升。无论您是创造先进半导体产品的SoC设计人员，还是编写需要最高质量和安全性的应用软件开 发人员，Synopsys都有开发各种创新的、高质量和安全的产品所需的解决方案。更多信息，请访问www.synopsys.com。