MIPI C-PHY v1.2 D-PHY v2.1 TX 3 trios/4 Lanes in TSMC (16nm, N7, N5A)
PLDA宣布推出XpressRICH4-AXI™ PCIe® 4.0 IP,为SoC设计提供高性能、高可靠性AXI桥接器
PLDA广泛的先进PCIe产品线又添新丁,提供最高层次的PCIe-AXI集成,利用排序规则管理防止AXI死锁,同时在AXI接口上提供最佳PCIe 4.0性能
March 15, 2017
加州圣何塞--(美国商业资讯)--PCI Express®接口IP解决方案行业领导者PLDA今日宣布推出其XpressRICH4-AXI™ PCIe® 4.0 IP,为AXI和PCIe模块集成提供业界最佳解决方案。
从事多核SoC设计工作的项目团队希望在添加AXI功能的同时保持原生PCIe性能并防止完整性错误,此时他们会面临巨大挑战。将AXI集成入PCIe应用的传统方法需要添加一个AXI模块,但不提供真正的桥接器。这种方法需要SoC设计师手动调整错误,并在没有帮助的情况下尝试优化PCIe和AXI性能。相比之下,PLDA的XpressRICH4-AXI经过优化,可在PCIe接口和AXI总线之间提供高质量集成,支持无缝互连,可防止AXI死锁并在AXI侧提供最佳的PCIe性能,同时降低AXI模块的出错风险。
PLDA的XpressRICH4-AXI包括第4代PCIe控制器,自2001年以来,已在逾350次成功流片试产中发挥重要作用,有助于保证可靠性、鲁棒性和一次投片成功。集成AXI桥接器提供一系列可使AXI功能得以扩展的先进功能,包括:
- 高级错误报告(AER)等原生PCIe功能
- 排序规则,包括分成不同大小的数据包并在AXI和PCIe之间合并的能力
- 用于配置AMBA AXI接口的多种灵活选项,包括AXI主(AXI Master)接口、AXI从属(AXI Slave)接口以及AXI流(AXI Stream)接口的多种组合,它们具备不同的数据通道,例如,64位、128位和256位
- 内置AXI互联模块,配有多达4个主/从接口、4个Stream和Lite(主/从)接口,这些接口可以组合在一起
PLDA首席执行官Arnaud Schleich表示:“凭借XpressRICH4-AXI及其在PCIe接口和AXI总线之间的增强型桥接器,PLDA已解决传统IP超级市场未能解决的性能和集成问题。”Schleich补充道:“XpressRICH4-AXI是首个基于AXI AMBA规格协议在多核SoC上实现真正PCIe 4.0速度的PCIe IP模块,为PCIe 4.0和AXI总线用户提供显著的上市时间和成本优势。”
更多信息:
- 欢迎于2017年3月15日和2017年3月28日在台积电圣克拉拉研讨会(TSMC Symposium Santa Clara) 804号展位和台积电中国研讨会(TSMC Symposium China) 5号展位与PLDA团队会面。
- 请访问PLDA网站:www.plda.com获取完整规格 https://www.plda.com/products/pcie-solutions-asicsoc/pcie-controller-ip/pcie-soft-ip/pcie-40-soft-ip/xpressrich4-axi-asic
- 请在https://www.plda.com/accelerate-your-pcie-40-design-now浏览介绍短片和演示视频,其中概述了设计师完成其PCIe 4.0设计可以立即采取的步骤。该演示视频展示了业界首个以16GT/s的速度在通用PCIe端点平台上运行的PCIe 4.0 Controller IP。该视频描述了:
- 为设计选择适当的技术架构和功能集的方式
- 以PCIe 4.0速度验证和测试硬件设计的方法
- 确保PCIe PHY IP和PCIe控制器之间平稳集成的技巧
- 创建熟练掌握PCIe 4.0设计各方面知识的团队的策略
关于PLDA
20多年来,PLDA一直成功提供PCI和PCI Express IP。凭借逾6,200项许可证,PLDA已建立起庞大的客户群和全球最广泛的PCIe生态系统。PLDA在四代PCI Express规格中一直保持领导地位,使客户能够降低风险并加快其基于ASIC和FPGA的设计的上市时间。PLDA提供全面的PCIe解决方案,涵盖IP核、用于ASIC原型设计的FPGA电路板、PCIe BFM/试验台、PCIe驱动器和API。PLDA是一家全球性公司,在北美洲(加州圣何塞)、亚洲(台湾)和欧洲(法国、意大利、保加利亚)设有办事处。
|