Mentor Graphics通过添加1600个内存模型到UVM SystemVerilog创建业内首款完备的验证IP库

WILSONVILLE，俄勒冈，2016年2月29日 - Mentor Graphics公司（纳斯达克代码：MENT）今天宣布推出首款完全本土的SystemVerilog UVM验证内存IP库的可用性所有常用的存储设备，配置和接口。导师是增加了1600内存模型已经支持超过60常用的外设接口和总线架构的Mentor®验证IP（VIP导师）库。其结果是，导师变成与占地面积的外设接口，总线协议和存储设备的需求广度一个完整的UVM SystemVerilog验证IP库提供ASIC和FPGA SoC设计的第一家公司。在一个一致的行业标准格式提供了完整的库缩短了工程师设置的验证运行时间，使他们能够专注于验证其设计独特的，高价值的部分。