SmartDV发布支持独立于仿真加速平台 (SimXL)的验证IP
圣迭戈,加利福尼亚 - 2016年2月26日 - 仿真正在成为大型,复杂的系统级芯片(SoC)设计发展的一大瓶颈。验证所用的时间和模拟作为设计的复杂性不断增加运行速度较慢。仿真加速结合仿真硬件功能仿真,并提供所需的验证当今复杂的设计,其中包括数十亿门系统级芯片的性能。但是,如果没有从模拟流的加速流动非常容易的移植,生产率的提高是通过额外的工程资源利用率,并增加了整体的SoC验证时间吞噬,严重影响了上市时间。
|
intoPIX 为池上的新型 IPX-100 提供JPEG XS 支持,实现无缝和低延迟IP 生产
神盾旗下乾瞻科技加入英特尔晶圆代工加速器IP联盟 共同推动半导体设计流程
GUC 宣布成功推出业界首款采用台积电 3nm 和 CoWoS 技术的 UCIe 32G 芯片
Understanding MACsec and Its Integration
ReRAM-Powered Edge AI: A Game-Changer for Energy Efficiency, Cost, and Security
Metanoia Licenses Cadence Tensilica ConnX 230 DSP for New SDR Platform
Cadence Silicon Success of UCIe IP on Samsung Foundry's 5nm Automotive Process
圣迭戈,加利福尼亚 - 2016年2月26日 - 仿真正在成为大型,复杂的系统级芯片(SoC)设计发展的一大瓶颈。验证所用的时间和模拟作为设计的复杂性不断增加运行速度较慢。仿真加速结合仿真硬件功能仿真,并提供所需的验证当今复杂的设计,其中包括数十亿门系统级芯片的性能。但是,如果没有从模拟流的加速流动非常容易的移植,生产率的提高是通过额外的工程资源利用率,并增加了整体的SoC验证时间吞噬,严重影响了上市时间。
|