SmartDV发布支持独立于仿真加速平台 (SimXL)的验证IP
圣迭戈,加利福尼亚 - 2016年2月26日 - 仿真正在成为大型,复杂的系统级芯片(SoC)设计发展的一大瓶颈。验证所用的时间和模拟作为设计的复杂性不断增加运行速度较慢。仿真加速结合仿真硬件功能仿真,并提供所需的验证当今复杂的设计,其中包括数十亿门系统级芯片的性能。但是,如果没有从模拟流的加速流动非常容易的移植,生产率的提高是通过额外的工程资源利用率,并增加了整体的SoC验证时间吞噬,严重影响了上市时间。
|
芯原推出面向可穿戴设备的超低功耗OpenGL ES GPU,支持3D/2.5D混合渲染
芯原发布高效的VC9000D_LCEVC视频解码器,支持8K超高清
芯原推出新一代集成AI的ISP9000图像信号处理器,赋能智能视觉应用
Beyond Limits: Unleashing the 10.7 Gbps LPDDR5X Subsystem
How to Design Secure SoCs: Essential Security Features for Digital Designers
What tamper detection IP brings to SoC designs
Design IP Market Increased by All-time-high: 20% in 2024!
What's Your Vector? Synopsys Introduces New ARC VPX6 Digital Signal Processor
Vision Transformers Have Already Overtaken CNNs: Here's Why and What's Needed for Best Performance
圣迭戈,加利福尼亚 - 2016年2月26日 - 仿真正在成为大型,复杂的系统级芯片(SoC)设计发展的一大瓶颈。验证所用的时间和模拟作为设计的复杂性不断增加运行速度较慢。仿真加速结合仿真硬件功能仿真,并提供所需的验证当今复杂的设计,其中包括数十亿门系统级芯片的性能。但是,如果没有从模拟流的加速流动非常容易的移植,生产率的提高是通过额外的工程资源利用率,并增加了整体的SoC验证时间吞噬,严重影响了上市时间。
|