SmartDV发布支持独立于仿真加速平台 (SimXL)的验证IP
圣迭戈,加利福尼亚 - 2016年2月26日 - 仿真正在成为大型,复杂的系统级芯片(SoC)设计发展的一大瓶颈。验证所用的时间和模拟作为设计的复杂性不断增加运行速度较慢。仿真加速结合仿真硬件功能仿真,并提供所需的验证当今复杂的设计,其中包括数十亿门系统级芯片的性能。但是,如果没有从模拟流的加速流动非常容易的移植,生产率的提高是通过额外的工程资源利用率,并增加了整体的SoC验证时间吞噬,严重影响了上市时间。
|
Frontgrade Gaisler推出航天级微控制器新标准GR716B
兆易创新选择 Arteris产品用于开发 符合增强型 FuSa 标准的下一代汽车 SoC
Rambus宣布推出业界首款HBM4控制器IP,加速下一代AI工作负载
Streamlining SoC Design with IDS-Integrate™
Last-Time Buy Notifications For Your ASICs? How To Make the Most of It
CANsec: Security for the Third Generation of the CAN Bus
Redefining XPU Memory for AI Data Centers Through Custom HBM4 - Part 2
Behind the Scenes - Introducing Xiphera's Board
圣迭戈,加利福尼亚 - 2016年2月26日 - 仿真正在成为大型,复杂的系统级芯片(SoC)设计发展的一大瓶颈。验证所用的时间和模拟作为设计的复杂性不断增加运行速度较慢。仿真加速结合仿真硬件功能仿真,并提供所需的验证当今复杂的设计,其中包括数十亿门系统级芯片的性能。但是,如果没有从模拟流的加速流动非常容易的移植,生产率的提高是通过额外的工程资源利用率,并增加了整体的SoC验证时间吞噬,严重影响了上市时间。
|