SmartDV发布支持独立于仿真加速平台 (SimXL)的验证IP
圣迭戈,加利福尼亚 - 2016年2月26日 - 仿真正在成为大型,复杂的系统级芯片(SoC)设计发展的一大瓶颈。验证所用的时间和模拟作为设计的复杂性不断增加运行速度较慢。仿真加速结合仿真硬件功能仿真,并提供所需的验证当今复杂的设计,其中包括数十亿门系统级芯片的性能。但是,如果没有从模拟流的加速流动非常容易的移植,生产率的提高是通过额外的工程资源利用率,并增加了整体的SoC验证时间吞噬,严重影响了上市时间。
|
创飞芯0.13μm eFuse OTP IP 应用于CMOS 图像传感器量产 突破1.5 万片
How to design secure SoCs, Part II: Key Management
MIPI in FPGAs for mobile-influenced devices
Silicon Creations Presents Architectures and IP for SoC Clocking
Ethernet Evolution: Trends, Challenges, and the Future of Interoperability
Connected AI is More Than the Sum of its Parts
圣迭戈,加利福尼亚 - 2016年2月26日 - 仿真正在成为大型,复杂的系统级芯片(SoC)设计发展的一大瓶颈。验证所用的时间和模拟作为设计的复杂性不断增加运行速度较慢。仿真加速结合仿真硬件功能仿真,并提供所需的验证当今复杂的设计,其中包括数十亿门系统级芯片的性能。但是,如果没有从模拟流的加速流动非常容易的移植,生产率的提高是通过额外的工程资源利用率,并增加了整体的SoC验证时间吞噬,严重影响了上市时间。
|