Truechip声明首例PCIe 4.0综合验证IP(CVIP)交付客户
2016年2月19日 - Truechip解决方案,验证IP专家,今天宣布,该公司已经交付了的PCIe GEN4全面的验证IP(CVIP)的早期采用者版本及其合作伙伴在早期采纳计划。 芯片采用SystemVerilog和UVM本地发展起来的,经过设计,使得单个VIP是能够提供跨动态仿真全面,无缝块,SoC和系统级验证,断言基于动态和形式验证,以及为硬件加速和支持 仿真。该CVIP与所有业界领先的模拟和硬件平台兼容。
|
Frontgrade Gaisler推出航天级微控制器新标准GR716B
兆易创新选择 Arteris产品用于开发 符合增强型 FuSa 标准的下一代汽车 SoC
Rambus宣布推出业界首款HBM4控制器IP,加速下一代AI工作负载
Streamlining SoC Design with IDS-Integrate™
Last-Time Buy Notifications For Your ASICs? How To Make the Most of It
CANsec: Security for the Third Generation of the CAN Bus
Redefining XPU Memory for AI Data Centers Through Custom HBM4 - Part 2
Behind the Scenes - Introducing Xiphera's Board
2016年2月19日 - Truechip解决方案,验证IP专家,今天宣布,该公司已经交付了的PCIe GEN4全面的验证IP(CVIP)的早期采用者版本及其合作伙伴在早期采纳计划。 芯片采用SystemVerilog和UVM本地发展起来的,经过设计,使得单个VIP是能够提供跨动态仿真全面,无缝块,SoC和系统级验证,断言基于动态和形式验证,以及为硬件加速和支持 仿真。该CVIP与所有业界领先的模拟和硬件平台兼容。
|