TSMC 3nm (N3E) 1.2V/1.8V GPIO with 1.8V Failsafe Libraries, multiple metalstacks
Cadence宣布其Innovus设计实现系统完全满足三星10nm FinFET工艺要求
。加利福尼亚州圣何塞,2016年2月16日 - Cadence设计系统公司(NASDAQ:CDNS)今天宣布,Cadence的Innovus™实现系统已胜任三星代工最新的10纳米(10纳米)工艺。该Innovus实现系统是下一代物理实现工具集成搁笔已经验证了三星的设计引擎,为客户提供最快的路径来实现封闭和最佳功率,性能和面积(PPA)。
|