32-Bit RISC-V Embedded Processor and Subsystem, Maps ARM M-0 to M-4. Optimal PPA,
用于PCIe 2.1 / 1.1的Controller IP支持根端口,端点,双 模式配置,内置DMA和可配置AMBA AXI互连
,允许各种使用模型,并向用户公开一个可配置,灵活 的AMBA AXI互连接口。提供的图形用户界面(GUI)向 导允许设计人员根据其确切要求定制IP,通过启用,禁 用和调整大量参数,包括AXI接口的数量,类型和宽度,PIPE接口宽度,低功耗支持,SR-IOV,ECC,AER等,以实现最佳吞吐量,最低延迟,优化大小和降低功耗。用户可以根据应用程序要求选择启用内置的Legacy DMA引擎。 XpressRICH-AXI控制器IP使用多个PCIe VIP和测试套 件进行验证,并在使用各种商用和专有PCIe PHY的数百 种设计的生产芯片中得到验证。用于PCIe 2.1 / 1.1的 PLDA XpressRICH-AXI控制器IP是需要企业级功能,最高性 能,可靠性和可扩展性的设计人员的首选。
查看 用于PCIe 2.1 / 1.1的Controller IP支持根端口,端点,双 模式配置,内置DMA和可配置AMBA AXI互连 详细介绍:
- 查看 用于PCIe 2.1 / 1.1的Controller IP支持根端口,端点,双 模式配置,内置DMA和可配置AMBA AXI互连 完整数据手册
- 联系 用于PCIe 2.1 / 1.1的Controller IP支持根端口,端点,双 模式配置,内置DMA和可配置AMBA AXI互连 供应商
PCI Express Controller IP
- PCIe 2.1 Controller supporting Root Port, Endpoint, Dual-mode Configurations, with Built-in DMA and Configurable AMBA AXI Interconnect
- PCIe 4.0 Controller supporting Endpoint, Root Port, Switch, Bridge and advanced features
- PCIe 2.1 Controller with the PHY Interface for PCI Express (PIPE) specification and native user interface support
- PCIe 3.0, 2.1, 1.1 Controller with the PHY Interface for PCI Express (PIPE) specification and native user interface support
- PCIe Controller Testbench
- PCIe 3.0, 2.1, 1.1 Controller supporting Root Port, Endpoint, Dual-mode Configurations, with AMBA AXI User Interface