You are here:
高速整数 PLL IP
PLL IP是一款高速、宽频、占地面积小的整数乘法PLL。这个PLL设计旨在将输入时钟信号乘以40和50的整数倍数,以产生2.5GHz的输出频率,具有50%的占空比和正交相位特性。
查看 高速整数 PLL IP 详细介绍:
- 查看 高速整数 PLL IP 完整数据手册
- 联系 高速整数 PLL IP 供应商